



별첨 사본은 아래 출원의 원본과 동일함을 증명함.

This is to certify that the following application annexed hereto is a true copy from the records of the Korean Intellectual Property Office.

출원 번호 : 10-2003-0006588
Application Number


출원 년 월 일 : 2003년 02월 03일
Date of Application FEB 03, 2003

출원인 : 삼성전자주식회사
Applicant(s) SAMSUNG ELECTRONICS CO., LTD.



2004 년 01 월 15 일

특 허 청
COMMISSIONER



【서지사항】

【서류명】	명세서 등 보정서
【수신처】	특허청장
【제출일자】	2003.03.25
【제출인】	
【명칭】	삼성전자 주식회사
【출원인코드】	1-1998-104271-3
【사건과의 관계】	출원인
【대리인】	
【명칭】	유미특허법인
【대리인코드】	9-2001-100003-6
【지정된변리사】	김원근 , 박종하
【포괄위임등록번호】	2002-036528-9
【사건의 표시】	
【출원번호】	10-2003-0006588
【출원일자】	2003.02.03
【발명의 명칭】	박막 트랜지스터 표시판의 제조 방법 및 이를 위한 마스크
【제출원인】	
【접수번호】	1-1-03-0037491-45
【접수일자】	2003.02.03
【보정할 서류】	명세서등
【보정할 사항】	
【보정대상항목】	별지와 같음
【보정방법】	별지와 같음
【보정내용】	별지와 같음
【취지】	특허법시행규칙 제13조·실용신안법시행규칙 제8조의 규정에 의하여 위와 같 이 제출합니다. 대리인 유미특허법인 (인).
【수수료】	
【보정료】	0 원
【추가심사청구료】	0 원
【기타 수수료】	0 원
【합계】	0 원

【첨부서류】


1. 보정내용을 증명하는 서류[도면 보정]_1통

【보정대상항목】 도 3

【보정방법】 정정

【보정내용】

【도 3】




【보정대상항목】 도 9a

【보정방법】 정정

【보정내용】

【도 9a】




【보정대상항목】 도 26

【보정방법】 정정

【보정내용】

【도 26】




【보정대상항목】 도 27

【보정방법】 정정

【보정내용】

【도 27】




【보정대상항목】 도 28a

【보정방법】 정정

【보정내용】

【도 28a】




【보정대상항목】 도 29a

【보정방법】 정정

【보정내용】

【도 29a】




【보정대상항목】 도 30a

【보정방법】 정정

【보정내용】

【도 30a】




【보정대상항목】 도 30b

【보정방법】 정정

【보정내용】

【도 30b】




【보정대상항목】 도 31

【보정방법】 정정

【보정내용】

【도 31】



【서지사항】

【서류명】	특허출원서
【권리구분】	특허
【수신처】	특허청장
【제출일자】	2003.02.03
【발명의 명칭】	박막 트랜지스터 표시판의 제조 방법 및 이를 위한 마스크
【발명의 영문명칭】	METHOD FOR MANUFACTURING THIN FILM TRANSISTOR ARRAY PANEL AND MASK FOR MANUFACTURING THE PANEL
【출원인】	
【명칭】	삼성전자 주식회사
【출원인코드】	1-1998-104271-3
【대리인】	
【명칭】	유미특허법인
【대리인코드】	9-2001-100003-6
【지정된변리사】	김원근 , 박종하
【포괄위임등록번호】	2002-036528-9
【발명자】	
【성명의 국문표기】	전상익
【성명의 영문표기】	JUN,SAHNG IK
【주민등록번호】	680805-1468418
【우편번호】	135-090
【주소】	서울특별시 강남구 삼성동 99-13 삼성아파트 101동 405호
【국적】	KR
【발명자】	
【성명의 국문표기】	박운용
【성명의 영문표기】	PARK,WOON YONG
【주민등록번호】	621217-1031311
【우편번호】	442-470
【주소】	경기도 수원시 팔달구 영통동 동보아파트 621동 1206호
【국적】	KR
【발명자】	
【성명의 국문표기】	이원희
【성명의 영문표기】	LEE,WON HEE
【주민등록번호】	650408-1024117

【우편번호】	100-360
【주소】	서울특별시 중구 종림동 200번지 삼성사이버빌리지 103동 702호
【국적】	KR
【발명자】	
【성명의 국문표기】	김일곤
【성명의 영문표기】	KIM, IL GON
【주민등록번호】	690425-1055720
【우편번호】	442-738
【주소】	경기도 수원시 팔달구 영통동 청명마을4단지 411동 303호
【국적】	KR
【발명자】	
【성명의 국문표기】	임승택
【성명의 영문표기】	LIM, SEUNG TAEK
【주민등록번호】	721103-1055229
【우편번호】	158-849
【주소】	서울특별시 양천구 신정2동 128-15
【국적】	KR
【발명자】	
【성명의 국문표기】	송유리
【성명의 영문표기】	SONG, YOU LEE
【주민등록번호】	720805-2551033
【우편번호】	449-845
【주소】	경기도 용인시 수지읍 죽전리 벽산아파트 106동 1801호
【국적】	KR
【취지】	특허법 제42조의 규정에 의하여 위와 같이 출원합니다. 대리인 유미특허법인 (인)
【수수료】	
【기본출원료】	20 면 29,000 원
【가산출원료】	53 면 53,000 원
【우선권주장료】	0 건 0 원
【심사청구료】	0 항 0 원
【합계】	82,000 원
【첨부서류】	1. 요약서·명세서(도면)_1통

【요약서】

【요약】

절연 기판 상부에는 게이트선을 형성하고, 그 상부에는 게이트 절연막을 적층한다. 이어, 반도체층과 저항성 접촉층을 차례로 적층하고, 그 상부에 데이터선과 드레인 전극을 형성한 다음, 데이터선 및 드레인 전극으로 가리지 않은 저항성 접촉층을 제거하여 저항성 접촉 부재를 완성한다. 이어, 보호막을 적층하고 그 상부에 감광막 패턴을 형성한다. 이때, 감광막 패턴은 제1 부분, 제1 부분보다 얇은 두께를 가지며 드레인 전극 일부와 게이트선 및 데이터선으로 둘러싸인 대부분의 영역에 대응하는 제2 부분 및 제2 부분보다 작은 두께를 가지며 게이트선의 끝 부분에 대응하는 제3 부분을 포함한다. 이러한 감광막 패턴을 형성하기 위한 마스크는 제2 부분에 대응하는 영역에 슬릿 패턴을 가지며, 이러한 슬릿 패턴은 직선 모양을 가지며 0.8-2.0 μm 범위의 폭 및 간격으로 형성되어 있다. 우선, 감광막 패턴을 식각 마스크로 하여 보호막과 반도체층을 식각하여 제3 부분 아래의 게이트 절연막과 제2 부분 아래의 보호막을 드러낸다. 이어, 제1 부분을 식각 마스크로 하여 보호막을 제거하여 드레인 전극과 데이터선의 끝 부분을 드러내고 드러난 반도체층을 제거한다. 이어, 드레인 전극과 연결되는 화소 전극을 형성한다.

【대표도】

도 10

【색인어】

마스크, 알루미늄, IZO, 접촉저항, 감광막

【명세서】

【발명의 명칭】

박막 트랜지스터 표시판의 제조 방법 및 이를 위한 마스크{METHOD FOR MANUFACTURING THIN FILM TRANSISTOR ARRAY PANEL AND MASK FOR MANUFACTURING THE PANEL}

【도면의 간단한 설명】

도 1은 본 발명의 실시예에 따라 액정 표시 장치용 박막 트랜지스터 표시판을 제조하기 위한 기판에 영역을 구분하여 도시한 도면이고,

도 2는 본 발명의 실시예에 따라 하나의 액정 표시 장치용 박막 트랜지스터 표시판의 형성된 소자 및 배선을 개략적으로 도시한 배치도이고,

도 3은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판이고,

도 4는 도 1에 도시한 박막 트랜지스터 표시판을 IV-IV' 선을 따라 잘라 도시한 단면도이고,

도 5a, 6a, 7a 및 9a는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판을 제조하는 중간 과정을 그 공정 순서에 따라 도시한 박막 트랜지스터 표시판의 배치도이고,

도 5b는 도 5a에서 Vb-Vb' 선을 따라 절단한 단면도이고,

도 6b는 도 6a에서 VIb-VIb' 선을 따라 잘라 도시한 도면으로서 도 5b의 다음 단계를 도시한 단면도이고,

도 7b는 도 7a에서 VIIb-VIIb' 선을 따라 잘라 도시한 도면으로서 도 6b의 다음 단계를 도시한 단면도이고,

도 8은 도 7a에서 VIIb-VIIb' 선을 따라 잘라 도시한 도면으로서 도 7b의 다음 단계를 도시한 단면도이고,

도 9b는 도 9a에서 IXb-IXb' 선을 따라 잘라 도시한 도면으로서 도 8의 다음 단계를 도시한 단면도이고,

도 10은 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서 마스크의 슬릿 패턴과 드레인 전극 사이의 정렬 관계를 나타낸 배치도이고,

도 11은 도 9a에서 IXb-IXb' 선을 따라 잘라 도시한 도면으로서 도 9b의 다음 단계를 도시한 단면도이고,

도 12는 도 9a에서 IXb-IXb' 선을 따라 잘라 도시한 도면으로서 도 11의 다음 단계를 도시한 단면도이고,

도 13은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,

도 14 및 도 15는 도 13에 도시한 박막 트랜지스터 표시판을 XIV-XIV' 선 및 XII-XII' 선을 따라 잘라 도시한 단면도이고,

도 16a는 본 발명의 제2 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 표시판의 배치도이고,

도 16b 및 16c는 각각 도 16a에서 XVIb-XVIb' 선 및 XVIc-XVIc' 선을 따라 잘라 도시한 단면도이며,

도 17a 및 17b는 각각 도 16a에서 XVIb-XVIb' 선 및 XVIc-XVIc' 선을 따라 잘라 도시한 단면도로서, 도 16b 및 도 16c 다음 단계에서의 단면도이고,

도 18a는 도 17a 및 17b 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,

도 18b 및 18c는 각각 도 18a에서 XVIIIb-XVIIIb' 선 및 XVIIIc-XVIIIc' 선을 따라 잘라 도시한 단면도이며,

도 19a, 20a, 21a와 도 19b, 20b, 21b는 각각 도 18a에서 XVIIIb-XVIIIb' 선 및 XVIIIc-XVIIIc' 선을 따라 잘라 도시한 단면도로서 도 18b 및 18c 다음 단계들을 공정 순서에 따라 도시한 것이고,

도 22a는 도 21a 및 도 21b의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,

도 22b 및 22c는 각각 도 22a에서 XXIIb-XXIIb' 선 및 XXIIc-XXIIc' 선을 따라 잘라 도시한 단면도이고,

도 23a, 24a, 25a와 도 23b, 24b, 25b는 각각 도 22a에서 XXIIb-XXIIb' 선 및 XXIIc-XXIIc' 선을 따라 잘라 도시한 단면도로서 도 22b 및 22c 다음 단계들을 공정 순서에 따라 도시한 것이고,

도 26은 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판이고,

도 27은 도 26에 도시한 박막 트랜지스터 표시판을 XXVII-XXVII' 선을 따라 잘라 도시한 단면도이고,

도 28a, 29a, 및 30a는 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판을 제조하는 중간 과정을 그 공정 순서에 따라 도시한 박막 트랜지스터 표시판의 배치도이고,

도 28b는 도 28a에서 XXVIIIb-XXVIIIb' 선을 따라 절단한 단면도이고,

도 29b는 도 29a에서 XXIXb-XXIXb' 선을 따라 잘라 도시한 도면으로서 도 28b의 다음 단계를 도시한 단면도이고,

도 30b는 도 30a에서 XXXb-XXXb' 선을 따라 잘라 도시한 도면으로서 도 29b의 다음 단계를 도시한 단면도이고,

도 31은 도 30a에서 XXXb-XXXb' 선을 따라 잘라 도시한 도면으로서 도 30b의 다음 단계를 도시한 단면도이고,

도 32는 도 30a에서 XXXb-XXXb' 선을 따라 잘라 도시한 도면으로서 도 31의 다음 단계를 도시한 단면도이다.

【발명의 상세한 설명】

【발명의 목적】

【발명이 속하는 기술분야 및 그 분야의 종래기술】

<33> 본 발명은 박막 트랜지스터 표시판의 제조 방법 및 이를 위한 마스크에 관한 것이다.

<34> 액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.

<35> 액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 기판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이다.

<36> 일반적으로 박막 트랜지스터가 형성되어 있는 기판에는 박막 트랜지스터 외에도 주사 신호를 전달하는 게이트선 및 화상 신호를 전달하는 데이터선을 포함하는 배선, 외부로부터 주사

신호 또는 화상 신호를 인가받아 게이트선 및 데이터선으로 각각 전달하는 게이트 패드 및 데이터 패드가 형성되어 있으며, 게이트선과 데이터선이 교차하여 정의되는 화소 영역에는 박막 트랜지스터와 전기적으로 연결되어 있는 화소 전극이 형성되어 있다.

<37> 박막 트랜지스터가 형성되어 있는 표시판은 마스크를 이용한 사진 식각 공정을 통하여 제조하는 것이 일반적이며, 통상 5장 또는 6장의 마스크가 사용되고 있다. 이때, 생산 비용을 줄이기 위해서는 마스크의 수를 적게 하는 것이 바람직하며, 이를 위하여 빛 투과율을 조절할 수 있는 반투과 영역을 가지는 마스크를 이용하여 중간 두께를 가지는 부분을 포함하는 감광막 패턴을 형성하고, 이를 식각 마스크로 사용하여 둘 이상의 박막을 패터닝하는 방법이 제시되고 있다.

<38> 또한, 배선의 접촉부 또는 외부의 구동 회로와 연결되는 패드부를 형성할 때, 배선의 하부에서 언더 컷되는 것을 방지하기 위해 중간 두께를 가지는 감광막 패턴을 이용하여 하부막이 식각되는 것을 방지하여 접촉부 또는 패드부의 프로파일을 완만하게 형성하기 위해 사용한다.

<39> 이때, 빛의 투과율을 조절하기 위해서는 마스크에 슬릿 패턴(slit pattern)형성하는 데, 중간 두께를 가지는 부분의 감광막을 균일한 두께로 현상하기 위해서는 슬릿 패턴을 가지는 마스크는 제조하기가 용이해야 하며, 균일한 재현성을 가지고 있어야 하며, 마스크의 제조 비용이 저렴해야 한다.

【발명이 이루고자 하는 기술적 과제】

<40> 본 발명이 이루고자 하는 기술적 과제는 제조하기가 용이해야 하며, 균일한 재현성을 가지고 있으며, 제조 비용이 저렴한 마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조 방법을 제공하는 것이다.

【발명의 구성 및 작용】

<41> 이러한 문제점을 해결하기 위하여 본 발명에 따른 박막 트랜지스터 표시판의 제조 공정에서는 빛의 투과율을 조절하기 위한 슬릿 패턴은 직선 모양을 가지며, 슬릿의 폭 또는 간격은 $0.8\text{--}2.0\mu\text{m}$ 범위로 배열되어 있는 마스크를 사용한다.

<42> 이때, 슬릿 패턴은 오목한 요철 구조를 가질 수 있다.

<43> 이러한 마스크는 다수의 배선이 교차하는 화면 표시부와 상기 배선의 끝 부분이 위치하는 주변부를 가지는 박막 트랜지스터 표시판을 제조하기 위해 실시하는 사진 식각 공정에 사용되며, 이때 화면 표시부에 대응하는 제1 영역에 위치하는 슬릿 패턴과 주변부에 대응하는 제2 영역에 위치하는 슬릿 패턴은 서로 다른 폭 및 간격을 가질 수 있다.

<44> 또한, 이러한 마스크는 화면 표시부 및 주변부에 대응하는 제1 영역에 위치하는 슬릿 패턴과 화면 표시부 및 주변부를 제외한 나머지 부분에 대응하는 제2 영역에 위치하는 슬릿 패턴은 서로 다른 폭 및 간격을 가질 수 있다.

<45> 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서는, 절연 기판 위에 게이트 전극을 포함하는 게이트선을 형성하고, 그 상부에 게이트 절연막을 형성한다. 이어, 게이트 전극 상부의 게이트 절연막 상부에 반도체를 형성하고, 그 상부에 게이트선과 교차하며 소스 전극을 포함하는 데이터선 및 게이트 전극에 대하여 상기 소스 전극의 맞은 편에 위치하

는 드레인 전극을 형성한다. 이어, 드레인 전극 및 드레인 전극의 경계선에 인접한 게이트 절연막을 드러내는 접촉 구멍을 가지는 보호막을 형성하고, 보호막 상부에 접촉 구멍을 통하여 드레인 전극과 연결되는 화소 전극을 형성한다. 이때, 반도체 또는 보호막은 직선 모양을 가지며 $0.8\text{--}2.0\ \mu\text{m}$ 범위의 폭 및 간격을 가지는 다수의 슬릿 패턴이 형성되어 있는 마스크를 이용한 사진 식각 공정으로 패터닝하여 형성한다.

<46> 이때, 마스크는 빛이 투과될 수 없는 제1 영역, 슬릿 패턴들이 위치하며 빛이 일부만 투과될 수 있는 제2 영역, 빛이 완전히 투과될 수 있는 제3 영역을 포함한다.

<47> 사진 식각 공정에서 반도체 또는 보호막을 패터닝하기 위해 마스크를 이용하여 노광 및 현상한 감광막 패턴은 양성인 것을 사용하는 것이 바람직하며, 이러한 감광막 패턴은 적어도 데이터선 및 드레인 전극 일부에 대응하는 제1 부분, 적어도 드레인 전극의 나머지 일부에 대응하며 제1 부분보다 작은 두께를 가지는 제2 부분, 게이트선의 끝 부분에 대응하며 제2 부분보다 작은 두께를 가지는 제3 부분을 포함하는 것이 바람직하다.

<48> 감광막 패턴은 데이터선의 끝 부분에 대응하며 제1 부분보다 작은 두께를 가지는 제4 부분을 더 포함하는 것이 바람직하다.

<49> 한 실시예에 따른 제조 방법에서는, 감광막 패턴을 식각 마스크로 보호막 또는 게이트 절연막을 식각하여 제2 및 제4 부분 아래의 보호막과 제3 부분 아래의 게이트 절연막을 드러낸다. 이어, 제1 부분을 식각 마스크로 하여 드러난 보호막과 상기 게이트 절연막을 제거하여 접촉 구멍을 형성하면서 데이터선의 끝 부분 및 게이트선의 끝 부분을 드러낸다.

<50> 이때, 절연 기판은 게이트선과 데이터선이 교차하는 화면 표시부와 게이트선의 끝 부분과 데이터선의 끝 부분이 배치되어 있는 주변부를 포함하며, 마스크에는 제2 부분에 대응하는

영역에 배치되어 있는 슬릿 패턴과 제4 부분에 대응하는 영역에 배치되어 있는 슬릿 패턴이 서로 다른 간격 및 폭으로 형성되어 있는 것이 바람직하다.

<51> 또한 다른 실시예에서 반도체 및 보호막을 형성하기 위해서는, 우선 게이트 절연막 상부에 반도체층을 적층하고, 반도체층 상부에 데이터선 및 드레인 전극을 형성한 다음, 데이터선 및 드레인 전극을 덮는 절연막을 적층한다. 이어, 절연막 상부에 감광막 패턴을 형성하고, 감광막 패턴을 식각 마스크로 반도체층과 절연막을 식각하여 제3 부분 아래의 게이트 절연막과 제2 및 제4 부분 아래의 절연막을 드러낸다. 이어, 제1 부분을 식각 마스크로 절연막을 식각하여 게이트선의 끝 부분을 드러내고 드레인 전극 및 데이터선의 끝 부분을 드러내는 보호막을 완성한다. 이어, 드러난 반도체층을 제거하여 반도체를 완성한다.

<52> 반도체를 완성하는 단계에서, 서로 이웃하는 데이터선 및 게이트선의 상부 또는 하부에 위치하는 반도체는 서로 분리하는 것이 바람직하다.

<53> 이때, 마스크에는 화면 표시부와 주변부에 대응하는 영역에 배치되어 있는 슬릿 패턴과 화면 표시부와 주변부를 제외한 나머지 부분에 대응하는 영역에 배치되어 있는 슬릿 패턴은 서로 다른 간격 및 폭으로 형성되어 있는 것이 바람직하다.

<54> 게이트선 또는 데이터선은 크롬 또는 몰리브덴 또는 몰리브덴 합금의 하부 도전막과 알루미늄 또는 알루미늄 합금의 상부 도전막으로 형성하는 것이 바람직하며, 화소 전극 형성 단계 전에 상부 도전막을 제거하는 것이 바람직하다.

<55> 사진 식각 공정에서 슬릿 패턴 중 적어도 하나는 드레인 전극의 경계선과 중첩되도록 정렬하는 것이 바람직하며, 슬릿 패턴 중 둘 이상은 드레인 전극의 경계선 밖에 위치하도록 정렬

하는 바람직하며, 드레인 전극의 경계선과 중첩되는 슬릿 패턴 중 적어도 하나는 오목한 요철 구조를 가지는 것이 바람직하다.

<56> 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

<57> 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

<58> 이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법 및 이를 위한 마스크에 대하여 도면을 참고로 하여 상세하게 설명한다.

<59> 우선, 이러한 본 발명에 따른 박막 트랜지스터 표시판 및 그 제조 방법에 대하여 도면을 참조하여 상세하게 설명하기로 한다.

<60> 도 1은 본 발명의 실시예에 따라 액정 표시 장치용 박막 트랜지스터 표시판을 제조하기 위한 기판에 영역을 구분하여 도시한 도면이고, 도 2는 본 발명의 실시예에 따라 하나의 액정 표시 장치용 박막 트랜지스터 표시판의 형성된 소자 및 배선을 개략적으로 도시한 배치도이다.

<61> 도 1에 도시한 바와 같이, 하나의 절연 기판에 동시에 여러 개의 액정 표시 장치용 패널 영역이 만들어진다. 예를 들면, 도 1에서와 같이, 유리 기판(100) 하나에 4 개의 액정 표시 장치용 패널 영역(10, 20, 30, 40)이 만들어지며, 만들어지는 기판이 박막 트랜지스터 표시판

경우, 패널 영역(10, 20, 30, 40)은 다수의 화소로 이루어진 화면 표시부(11, 21, 31, 41)와 주변부(12, 22, 32, 42)를 포함한다. 화면 표시부(11, 21, 31, 41)에는 주로 박막 트랜지스터, 배선 및 화소 전극 등이 행렬의 형태로 반복적으로 배치되어 있고, 주변부(12, 22, 32, 42)에는 외부의 구동 소자들과 연결되는 요소 즉, 배선의 끝 부분과 기타 정전기 보호 회로 등이 배치된다.

<62> 그런데, 이러한 액정 표시 장치를 형성할 때에는 통상 스테퍼(stepper) 노광기를 사용하며, 이 노광기를 사용할 때에는 화면 표시부(11, 21, 31, 41) 및 주변부(12, 22, 32, 42)들을 여러 구역으로 나누고, 구역 별로 동일한 마스크 또는 다른 광 마스크를 사용하여 박막 위에 코팅된 감광막을 노광하고, 노광한 후 기판 전체를 현상하여 감광막 패턴을 만든 후, 하부의 박막을 식각함으로써 특정 박막 패턴을 형성한다. 이러한 박막 패턴을 반복적으로 형성함으로써 액정 표시 장치용 박막 트랜지스터 표시판이 완성되는 것이다.

<63> 도 2는 도 1에서 하나의 패널 영역에 형성된 액정 표시 장치용 박막 트랜지스터 표시판의 배치를 개략적으로 나타낸 배치도이다.

<64> 도 2에서와 같이 선(1)으로 둘러싸인 화면 표시부에는 다수의 박막 트랜지스터(3)와 각각의 박막 트랜지스터(3)에 전기적으로 연결되어 있는 화소 전극(191)과 서로 교차하는 게이트선(121) 및 데이터선(171)을 포함하는 배선 등이 배치되어 있다. 화면 표시부 바깥의 주변부에는 게이트선(121) 및 데이터선(171)의 끝 부분(125, 179)이 연장되어 배치되어 있고, 이 부분(125, 179)은 게이트선(121) 및 데이터선(171)에 전달되는 신호를 외부로부터 전달받기 위해 게이트 및 데이터 구동 집적 회로와 연결된다. 또한, 정전기 방전으로 인한 소자 파괴를 방지하기 위하여 게이트선(121) 및 데이터선(171)을 각각 전기적으로 연결하여 등전위로 만들기 위한 게이트선 단락대(shorting bar)(124) 및 데이터선 단락대(174)가 배치되어 있으며, 게이

트선 단락대(124) 및 데이터선 단락대(174)는 단락대 연결부(194)를 통하여 전기적으로 연결되어 있다. 이 단락대(124, 174)는 나중에 게이트선(121) 및 데이터선(171)으로부터 전기적으로 분리되며, 이들을 분리하기 위해 기판을 절단하는 경우에는 절단선은 도면 부호 2이다. 도면으로 나타나지 않았지만, 게이트선 단락대(124) 및 데이터선 단락대(171)와 절연막(도시하지 않음)을 사이에 두고 있어, 이들과 단락대 연결부(194) 사이의 절연막에는 접촉구가 형성되어 있으며, 절연막을 사이에 두고 박막 트랜지스터(3)와 화소 전극(191)이 배치되어 있는 경우에는 이들 사이의 절연막에도 접촉구가 형성되어 있다.

<65> 먼저, 도 3 및 도 4를 참고로 하여 본 발명의 실시예에 따른 제조 공정을 통하여 완성된 액정 표시 장치용 박막 트랜지스터 표시판의 구조에 대하여 상세히 설명한다.

<66> 도 3 및 도 4는 도 2에서 화면 표시부의 박막 트랜지스터와 화소 전극 및 배선과 주변부에서 배선의 끝 부분들을 확대하여 도시한 것으로서, 도 3은 배치도이고, 도 4는 도 3에서 IV-IV' 선을 따라 잘라 도시한 단면도이다.

<67> 절연 기판(110) 위에 다른 물질과 접촉 특성이 우수한 크롬 또는 몰리브덴 또는 몰리브덴 합금 또는 탄탈륨 또는 티타늄 등으로 이루어진 하부 도전막(201)과 낮은 비저항을 가지는 알루미늄 또는 알루미늄 합금의 도전 물질로 이루어진 상부 도전막(202)으로 이루어진 다수의 게이트선(121)이 화면 표시부에 형성되어 있다. 게이트선(121)의 한 끝 부근에 연결되며 주변부에 위치하는 부분(125)은 외부로부터의 게이트 신호를 게이트선(121)으로 전달하며, 각 게이트선(121)의 복수의 가지(123)는 박막 트랜지스터의 게이트 전극(123)을 이룬다. 이때, 다른 부부보다 넓은 폭을 가지는 게이트선(121)의 일부는 이후에 형성되는 화소 전극(191)과 연결되어 있는 유지 축전기용 도전체 패턴(177)과 중첩되어 유지 축전기를 이루며, 여

기서의 유지 용량이 충분하지 않은 경우에는 게이트선(121)으로부터 분리되어 있는 유지 전극선이 추가될 수 있다. 또한, 게이트선(121)과 동일한 층에는 주변부에 위치하며 다수의 게이트선(121)을 연결하는 게이트선 단락대(124, 도 2 참조)가 형성되어 있다.

<68> 기판(110) 위에는 질화 규소(SiN_x) 따위로 이루어진 게이트 절연막(140)이 게이트선(121)을 덮고 있다.

<69> 게이트 전극(125)의 게이트 절연막(140) 상부에는 수소화 비정질 규소 등으로 이루어진 섬 모양 반도체(150)가 형성되어 있으며, 반도체(150)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 nt 수소화 비정질 규소 따위로 만들어진 복수 쌍의 저항성 접촉체(163, 165)가 형성되어 있다. 각 쌍의 저항성 접촉체(163, 165)는 해당 게이트선(121)을 중심으로 서로 분리되어 있다.

<70> 저항성 접촉체(163, 165) 및 게이트 절연막(140) 위의 화면 표시부에는 복수의 데이터선(171) 및 복수의 드레인 전극(175)이 형성되어 있다. 데이터선(171)과 드레인 전극(175)은 알루미늄 또는 은과 같은 저저항의 도전 물질로 이루어진 도전막을 포함한다. 데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 데이터선(171)의 복수의 가지(173)는 각 쌍의 저항성 접촉체(163, 165) 중 하나(163)의 상부까지 연장되어 박막 트랜지스터의 소스 전극(173)을 이룬다. 데이터선(171)의 한쪽 끝 부근에 연결되어 있으며 주변부에 위치하는 부분(179)은 외부로부터의 화상 신호를 데이터선(171)에 전달한다. 박막 트랜지스터의 드레인 전

극(175)은 데이터선(171)과 분리되어 있으며 게이트 전극(123)에 대하여 소스 전극(173)의 반대쪽 저항성 접촉체(165) 상부에 위치한다. 또한, 데이터선(171)과 동일한 층에는 이후의 화소 전극(191)과 전기적으로 연결되어 있으며 앞에서 설명한 바와 같이 게이트선(121)과 중첩하는 유지 축전기용 도전체 패턴(177)과 주변부에 위치하며 다수의 데이터선(171)을 연결하는 데이터선 단락대(174, 도 2 참조)가 형성되어 있다.

<71> 데이터선(171) 및 드레인 전극(175)은 알루미늄 또는 알루미늄 합금의 단일막으로 형성하는 것이 바람직하지만, 이중층 이상으로 형성될 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질, 특히 IZO 또는 ITO와 낮은 접촉 저항을 가지는 물질로 만드는 것이 바람직하다. 그 예로는 Al(또는 Al 합금)/Cr 또는 Al(또는 Al 합금)/Mo(또는 Mo 합금) 등을 들 수 있으며, 본 발명의 실시예에서 데이터선(171) 및 드레인 전극(175)은 크롬의 하부 도전막(701)과 알루미늄-네오디뮴 합금의 상부 도전막(702)의 이중막으로 이루어져 있다.

<72> 데이터선(171) 및 드레인 전극(175)과 이들이 가리지 않는 반도체(150) 상부에는 질화규소 또는 평탄화 특성이 우수한 유기 물질 또는 4.0 이하의 유전율을 가지며 화학 기상 증착으로 적층된 무기 물질로 이루어진 보호막(180)이 형성되어 있다.

<73> 보호막(180)에는 드레인 전극(175) 및 데이터선(171)의 끝 부분(179)을 각각 드러내는 접촉 구멍(185, 189)이 화면 표시부와 주변부에 각각 형성되어 있으며,

게이트 절연막(140)과 함께 게이트선(121)의 끝 부분(125)을 드러내는 접촉 구멍(182)이 주변부에 형성되어 있다. 여기서, 접촉 구멍(182, 185, 189)은 다른 도전막과 연결되는 연결부로 사용하는 드레인 전극(175)과 게이트선(121) 및 데이터선(171) 각각의 끝 부분(125, 179)의 경계선이 드러나도록 형성되어 있어, 이후에 형성되는 ITO 또는 IZO와의 접촉 특성이 우수한 게이트선(121) 및 데이터선(171)의 하부막(201, 701)을 넓게 확보할 수 있다. 이때, 드레인 전극(175) 및 데이터선(171)의 끝 부분(179)의 하부 및 둘레에는 언더 컷되지 않고 게이트 절연막(140)이 잔류하고 있어 접촉 구멍(189)을 통하여 드러나 있다. 이를 통하여 드레인 전극(175) 및 데이터선(171)의 끝 부분(179)과 연결되는 이후의 다른 도전막의 프로파일을 완만하게 형성할 수 있다. 또한, 도면에는 나타나지 않았지만, 주변부에서 보호막(180)은 게이트선 단락대(124) 및 데이터선 단락대(174)를 드러내는 접촉 구멍을 가진다.

<74> 보호막(180) 상부에는 접촉 구멍(185)을 통하여 드레인 전극(175)과 전기적으로 연결되어 있으며 화면 표시부의 화소 영역에 위치하는 화소 전극(191)이 형성되어 있다. 또한, 보호막(180) 위에는 접촉 구멍(182, 189)을 통하여 각각 게이트선(121)의 끝 부분(125) 및 데이터선(171)의 끝 부분(179)과 연결되어 있으며, 주변부에 위치하는 게이트 접촉 보조 부재(192) 및 데이터 접촉 보조 부재(199)가 형성되어 있다. 여기서, 투명 전극(191)과 접촉 보조 부재(192, 199)는 투명한 도전 물질인 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등으로 이루어져 있다. 도면에는 나타나지 않았지만, 보호막(180) 상부의 주변부에는 게이트선 단락대(124, 도 2 참조)와 데이터선 단락대(174, 도 2 참조)를 연결하는 단락대 연결부(194, 도 2 참조)가 형성되어 있다.

<75> 이러한 구조에서는 화소 전극(191), 게이트 접촉 보조 부재(192) 및 데이터 접촉 보조 부재(199)는 드레인 전극(175), 게이트선(121) 및 데이터선(171) 각각의 끝 부분(125, 179)의

하부막(201, 701)과 접촉하고 있어 서로 다른 층의 도전막이 접촉하는 접촉부에서의 접촉 저항을 최소화할 수 있다. 드레인 전극(175)과 게이트선(121) 및 데이터선(171) 각각의 끝 부분(125, 179) 하부에서 언더 컷이 없어 화소 전극(191), 게이트 접촉 보조 부재(192) 및 데이터 접촉 보조 부재(199)가 단차로 인하여 단선되는 것을 방지할 수 있으며, 이들의 프로파일(profile)을 완만하게 확보할 수 있다. 이를 통하여 이후의 모듈 공정에서 게이트 접촉 보조 부재(192) 및 데이터 접촉 보조 부재(199)에 연결되는 구동 집적 회로를 안정적으로 실장할 수 있어 접촉부의 신뢰도를 향상시킬 수 있다.

<76> 그러면, 이러한 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법에 대하여 도 1 내지 도 4와 도 5a 내지 도 12를 참고로 하여 상세히 설명한다.

<77> 도 5a, 6a, 7a 및 9a는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판을 제조하는 중간 과정을 그 공정 순서에 따라 도시한 박막 트랜지스터 표시판의 배치도이고, 도 5b는 도 5a에서 $Vb-Vb'$ 선을 따라 절단한 단면도이고, 도 6b는 도 6a에서 $VIb-VIb'$ 선을 따라 잘라 도시한 도면으로서 도 5b의 다음 단계를 도시한 단면도이고, 도 7b는 도 7a에서 $VIIb-VIIb'$ 선을 따라 잘라 도시한 도면으로서 도 6b의 다음 단계를 도시한 단면도이고, 도 8은 도 7a에서 $VIIb-VIIb'$ 선을 따라 잘라 도시한 도면으로서 도 7b의 다음 단계를 도시한 단면도이고, 도 9b는 도 9a에서 $IXb-IXb'$ 선을 따라 잘라 도시한 도면으로서 도 8의 다음 단계를 도시한 단면도이고, 도 10은 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서 마스크의 슬릿 패턴과 드레인 전극 사이의 정렬 관계를 나타낸 배치도이고, 도 11은 도 9a에서 $IXb-IXb'$ 선을 따라 잘라 도시한 도면으로서 도 9b의 다음 단계를 도시한 단면도이고, 도 12는 도 9a에서 $IXb-IXb'$ 선을 따라 잘라 도시한 도면으로서 도 11의 다음 단계를 도시한 단면도이다.

- <78> 먼저, 도 5a 및 5b에 도시한 바와 같이, 기판(110) 위에 크롬의 하부 도전막(201)과 알루미늄 합금의 금속 층, 2 at%의 Nd를 포함하는 Al-Nd를 포함하는 표적을 이용하여 2,500 Å 정도의 두께로 상부 도전막(202)을 차례로 스퍼터링(sputtering)으로 적층하고 패터닝하여 다수의 게이트선(121) 및 다수의 게이트선(121)을 연결하는 게이트선 단락대(124, 도 2 참조)를 20-80°범위의 경사각의 테이퍼 구조로 형성한다.
- <79> 다음, 도 6a 및 도 6b에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(140), 비정질 규소로 이루어진 반도체층, 도핑된 비정질 규소층의 삼층막을 연속하여 적층하고 마스크를 이용한 패터닝 공정으로 반도체층과 도핑된 비정질 규소층을 패터닝하여 게이트 전극(125)과 마주하는 게이트 절연막(140) 상부에 섬형 반도체(150)와 섬형의 도핑된 비정질 규소층(160)을 형성한다. 여기서, 게이트 절연막(140)은 질화 규소를 250~1500°C 온도 범위, 2,000~5,000 Å 정도의 두께로 적층하여 형성하는 것이 바람직하다.
- <80> 다음, 도 7a 내지 도 7b에 도시한 바와 같이, 몰리브덴 또는 몰리브덴 합금 또는 크롬 등으로 이루어진 하부 도전막(701)을 500 Å 정도의 두께로, 저저항을 가지는 알루미늄 또는 알루미늄 합금의 금속 층, 2 at%의 Nd를 포함하는 Al-Nd 합금의 표적을 이용하여 상부 도전막(702)을 150°C 정도에서 2,500 Å 정도의 두께로 스퍼터링(sputtering)을 통하여 차례로 적층한 후, 마스크를 이용한 사진 공정으로 패터닝하여 게이트선(121)과 교차하는 복수의 데이터선(171), 복수의 드레인 전극(175) 및 데이터선 단락대(174, 도 2 참조)를 형성한다. 각 데이터선(171)은 도핑된 비정질 규소층(160) 상부까지 연장되어 있는 소스 전극(173)을 포함한다. 드레인 전극(175)은 데이터선(171)과 분리되어 있으며 게이트 전극(123)을 중심으로 소스 전극(173)과 마주한다. 여기서, 상부막(702) 및 하부막(701)은 모두 습식 식각으로 식각할 수 있으며, 상부막(702)은 습식 식각으로 하부막(701)은 건식 식각으로 식각할 수 있으며, 하부막

(701)이 몰리브덴 또는 몰리브덴 합금막인 경우에는 상부막(702)과 하나의 식각 조건으로 패터닝할 수 있다. 이때, 유지 축전기용 도전체 패턴(177) 또한 함께 형성한다.

<81> 이어, 도핑된 비정질 규소층(160) 중에서 데이터선(171) 및 드레인 전극(175)으로 가려지지 않은 부분을 제거하여 섬형의 도핑된 비정질 규소층(160) 각각을 게이트 전극(123)을 중심으로 두 개의 저항성 접촉체(163, 165)로 분리시키는 한편, 그 아래의 섬형 반도체(150) 부분을 노출시킨다. 이어, 반도체(150)의 노출된 부분 표면을 안정화시키기 위하여 산소 플라즈마를 실시하는 것이 바람직하다.

<82> 다음으로, 도 8에서 보는 바와 같이, 질화 규소와 같은 무기 절연막을 또는 낮은 유전율을 가지는 유기 절연막을 적층하여 보호막(180)을 형성하고, 그 상부에 감광막(210)을 스핀 코팅 방법으로 도포한다.

<83> 그 후, 마스크(300)를 통하여 감광막(210)에 빛을 조사한 후 현상하여 도 9b에 도시한 바와 같이, 감광막 패턴(212, 214)을 형성한다. 이때, 감광막 패턴(212, 214) 중에서 유지 축전기용 도전체 패턴(177), 드레인 전극(175) 및 데이터선(171)의 끝 부분(179)에 대응하는 제2 영역(C1)의 제2 부분(214)은 제1 영역(A1)의 제1 부분(212)보다 얇은 두께를 가지며, 게이트선(121)의 끝 부분(125)에 대응하는 제3 영역(B1)의 제3 부분에서 감광막은 모두 제거한다. 여기서, 제2 영역(C1)에 남아 있는 감광막(214)의 두께와 제1 영역(A1)에 남아 있는 감광막(212)의 두께의 비는 후에 후술할 식각 공정에서의 공정 조건에 따라 조절한다.

<84> 이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, 제2 영역(C1)의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 사용한다.

- <85> 이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
- <86> 이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해되며, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 부분에서는 고분자가 거의 분해되지 않는다. 이어 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남길 수 있다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다.
- <87> 이러한 얇은 두께의 감광막(214)은 리플로우가 가능한 물질로 이루어진 감광막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.
- <88> 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서 사용하는 마스크(300)는 제2 영역(C1)에 슬릿 패턴(310, 도 10 참조)이 형성되어 있는 마스크를 사용하는데, 이때, 슬릿 패턴의 직선 모양을 가지며, 슬릿 패턴의 폭은 $0.8\text{--}2.0\ \mu\text{m}$ 범위인 것이 바람직하다. 슬릿 패턴은 폭이 $2.0\ \mu\text{m}$ 이상인 경우에는 직접 노광이 이루어져 중간 두께로 감광막을 남길 수 없다.

<89> 또한, 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서 중간 두께를 가지는 감광막의 제2 부분(214)은 접촉부, 즉 이후에 형성되는 다른 도전막이 접촉하거나 또는 외부의 구동 회로를 실장할 때 패드로 사용하는 배선의 끝 부분 등을 포함하는 접촉부에 남긴다. 이때, 제2 부분(214)은 유지 축전기용 도전체 패턴(177), 드레인 전극(175) 및 데이터선(171)의 일부를 드러낼 때 그 하부에서 게이트 절연막(140)이 식각되는 것을 방지하기 위해 사용한다. 물론, 게이트선(121)의 끝 부분(125)도 접촉부로 사용되므로 이에 대응하는 제3 영역(B1)에도 중간 두께로 감광막을 남길 수 있다.

<90> 이때, 도 10에서 보는 바와 같이, 감광막을 노광하여 감광막 패턴을 형성하기 위한 사진식각 공정에서 직선 모양의 슬릿 패턴(310)은 드레인 전극(175)의 한 변과 평행하게 배치하며, 적어도 두 개의 슬릿 패턴(310)은 드레인 전극 경계선 밖에 위치하도록 마스크(300)를 정렬한다. 또한, 슬릿 패턴(310) 중 하나는 드레인 전극(175)의 경계선과 중첩하도록 마스크를 정렬하며, 슬릿 패턴(310)은 요철 구조를 가지는 것이 바람직하며, 더욱 바람직하게 슬릿 패턴(310)은 드레인 전극(175)의 경계선과 중첩하는 부분에서 오목한 요철을 가진다. 물론 이렇게 슬릿 패턴을 배선과 정렬 배치하는 방법은 유지 축전기용 도전체 패턴(177), 데이터선(171)의 끝 부분(179) 및 단락대(124, 174) 등이 위치하는 접촉부의 모든 부분에 동일하게 적용할 수 있다.

<91> 또한, 드레인 전극(175) 및 유지 축전기용 도전체 패턴(177) 상부에 중간 두께를 가지는 감광막을 남기기 위한 슬릿 패턴과 데이터선(171)의 끝 부분(179) 및 단락대(124, 174) 등의 상부에 중간 두께를 가지는 감광막을 남기기 위한 슬릿 패턴의 폭 및 간격을 다르게 설계하는 것이 바람직하다.

- <92> 이렇게, 본 발명의 실시예에서와 같이 마스크의 슬릿 패턴을 설계 및 정렬하는 것은 마스크 설계시 또는 박막 트랜지스터거나 제조 공정시 마스크의 정렬 마진 또는 중간 두께를 가지는 감광막의 두께 마진(margin) 등의 공정 마진을 확보하는데 유리하기 때문이다.
- <93> 이어, 감광막 패턴(212, 214)을 식각 마스크로 하여 그 하부의 막인 보호막(180) 및 게이트 절연막(140)에 대한 식각을 진행한다. 이때, 제3 영역(B1)에서는 게이트 절연막(140)과 보호막(180)이 제거되어야 하고, 제2 영역(C1)에서는 적어도 게이트 절연막(140)이 남아 있어야 하며, 이를 위하여 앞에서 설명한 바와 같이 제2 영역(C1)에 중간 두께를 가지는 감광막(214)을 남긴 것이다.
- <94> 우선, 도 11에서 보는 바와 같이, 감광막 패턴(212, 214)을 마스크로 하여 보호막(180) 또는 게이트 절연막(140)을 식각하는데, 이때, 제3 영역(B1)에서는 보호막(180)이 완전히 제거되어야 하며, 제2 영역(C1)에서는 감광막의 일부가 잔류할 수도 있다. 이때, 식각은 건식 식각 방법을 적용하며, 보호막(180) 및 감광막(212, 214)에 대하여 실질적으로 동일한 식각비를 가지는 식각 조건으로 실시하는 것이 좋다. 이는 제3 영역(B1)에서 남은 게이트 절연막(140)의 두께는 보호막(180)보다 얇게 남기고자 할 때, 식각을 용이하기 실시하기 위함이다. 또한, 제3 영역(B1)에서 남은 게이트 절연막(140)의 두께는 보호막(180)보다 얇게 남기는 것은 이후의 식각 공정에서 제3 영역(B1)에서 게이트 패드(125)를 드러내기 위해 게이트 절연막(140)을 완전히 제거하더라도 제2 영역(C1)에서는 보호막(180)을 제거하고 게이트 절연막(140)이 식각되지 않도록 하여 데이터선(171)의 끝 부분(179) 하부에서 언더 컷이 발생하지 않도록 하기 위함이다. 도면에서 보는 바와 같이 제3 영역(B1)에서는 게이트 절연막(140) 일부가 식각될 수 있다. 이어, 애싱 공정을 통하여 제2 영역(C1)에서 잔류하는 감광막의 제2 부분(214)을 완전

히 제거하여 제2 영역(C1)에서 드레인 전극(175), 유지 축전기용 도전체 패턴(177) 및 데이터선(171)의 끝 부분(179) 상부에 위치하는 보호막(180)을 드러낸다.

<95> 이어, 도 12에서 보는 바와 같이, 남은 감광막의 제1 부분(212)을 식각 마스크로 사용하여 드러난 제2 및 제3 영역(C1, B1)에서 보호막(180) 및 게이트 절연막(140)을 제거하여 드레인 전극(175) 및 유지 축전기용 도전체 패턴(177) 및 데이터선(171) 및 게이트선(121)의 끝 부분(179, 125)을 드러내는 접촉 구멍(185, 187, 189, 182)을 완성한다. 이때, 식각은 건식 식각으로 사용하며, 게이트 절연막(140)과 보호막(180)에 대하여 실질적으로 동일한 식각비를 가지는 식각 조건으로 실시한다. 이어, 알루미늄 전면 식각을 실시하여 접촉 구멍(182, 185, 187, 179)을 통하여 드러난 알루미늄 합금의 상부막(202, 702)을 제거한다. 이는 드레인 전극(175), 유지 축전기용 도전체 패턴(177) 또는 게이트선(121) 및 데이터선(171)의 끝 부분(125, 179)과 이후에 형성되는 IT0 및 IZO와의 접촉 저항을 최소화하기 위함이다.

<96> 다음, 마지막으로 도 3 및 4에 도시한 바와 같이, IT0 또는 IZO막을 적층하고 마스크를 이용한 패터닝을 실시하여 접촉 구멍(185)을 통하여 드레인 전극(175)과 연결되는 화소 전극(191)과 접촉 구멍(182, 189)을 통하여 게이트선(121)의 끝 부분(125) 및 데이터선(171)의 끝 부분(179)과 각각 연결되는 게이트 접촉 보조 부재(192) 및 데이터 접촉 보조 부재(199)를 각각 형성한다. 이때, 화소 전극(191), 게이트 접촉 보조 부재(192) 및 데이터 접촉 보조 부재(199), 특히 화소 전극(191)과 데이터 접촉 보조 부재(189)의 하부에서 언더 컷이 발생하지 않아 데이터 접촉 보조 부재(189)가 단선되는 것을 방지할 수 있으며, 접촉부의 프로파일을 완만하게 형성할 수 있으며, 접촉부에서 IZO 또는 IT0막과 낮은 접촉 저항을 가지는 하부막(701)과 충분히 접하고 있어 접촉부의 접촉 저항을 최소화할 수 있다. 이때, 게이트선 단락대(124)와 데이터선 단락대(174)를 연결하는 단락대 연결부(194)를 형성한다.

<97> 이러한 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 구조는 게이트선(121) 및 데이터선(171)이 저저항을 가지는 알루미늄 또는 알루미늄 합금의 도전막을 포함하고 있는 동시에 접촉부 특히 데이터선과 화소 전극(191)의 접촉 저항을 최소화할 수 있어 대화면 고정세의 액정 표시 장치에 적용할 수 있다. 또한, 게이트 구동 집적 회로나 데이터 구동 집적 회로를 게이트선(121) 및 데이터선(171)과 연결하기 위해 실장할 때, 접촉부의 프로파일은 완만하게 형성하는 접촉부의 신뢰도를 확보할 수 있다.

<98> 이러한 접촉부의 구조는 앞에서 설명한 바와 같이, 5매의 마스크를 이용하여 제조하는 박막 트랜지스터 표시판에 적용할 수 있지만, 4매 마스크를 이용하여 제조하는 액정 표시 장치용 박막 트랜지스터 표시판에도 동일하게 적용할 수 있다. 4매 마스크를 이용하는 제조 방법에서는 제조 비용을 줄이기 위해 중간 두께를 가지는 부분을 포함하는 감광막 패턴을 이용하여 서로 다른 층을 하나의 감광막 패턴으로 패터닝한다. 이에 대하여 도면을 참조하여 상세하게 설명하기로 한다.

<99> 먼저, 도 13 내지 도 15를 참고로 하여 본 발명의 실시예에 따른 4매 마스크를 이용하여 제조된 박막 트랜지스터 표시판의 단위 화소 구조에 대하여 상세히 설명한다.

<100> 도 13은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 14 및 도 15는 각각 도 13에 도시한 박막 트랜지스터 표시판을 XIV-XIV' 선 및 XV-XV' 선을 따라 잘라 도시한 단면도이다.

<101> 도 13 내지 도 15에서 보는 바와 같이, 본 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조는 대개 도 3 및 도 4에 도시한 액정 표시 장치용 박막 트랜지스터 표시판의 구조와 동일하다.

<102> 그러나 도 3 및 도 4에 도시한 박막 트랜지스터 표시판과 달리, 본 실시예에 따른 박막 트랜지스터 표시판은 절연 기판(110) 위에 형성되어 있는 복수의 유지 전극선(131)을 포함하며, 게이트선(121)에는 확장부가 존재하지 않는다. 유지 전극선(131)은 게이트선(121)과 동일한 물질로 만들어지고, 게이트선(121)과 거의 평행하며 게이트선(121)으로부터 전기적으로 분리되어 있다. 유지 전극선(131)은 기준 전압 따위의 전압을 인가 받으며, 복수의 화소 전극(191)과 연결된 복수의 드레인 전극(175)과 게이트 절연막(140)을 중심으로 서로 마주 보고 있어 복수의 유지 축전기를 이룬다. 화소 전극(191)과 게이트선(121)의 중첩으로 발생하는 유지 용량이 충분할 경우 유지 전극선(131)은 생략할 수도 있다.

<103> 또한, 복수의 선형 반도체(152) 및 복수의 저항성 접촉체(163, 165)가 구비되어 있다.

<104> 선형 반도체(152)는 박막 트랜지스터의 채널 영역(C)을 제외하면 복수의 데이터선(171) 및 복수의 드레인 전극(175)과 거의 동일한 평면 모양이다. 즉, 채널 영역(C)에서 데이터선(171)과 드레인 전극(175)은 서로 분리되어 있으나, 선형 반도체(171)는 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 이룬다. 저항성 접촉체(163, 165)는 각각 데이터선(171) 및 드레인 전극(175)과 실질적으로 동일한 모양을 가진다.

<105> 또한, 드레인 전극(175)을 드러내는 접촉 구멍(185)은 드레인 전극(175)보다 커 드레인 전극(175)의 경계선을 드러내고 있으며, 화소 전극(191)은 드레인 전극(175)의 하부막(701)과 이와 인접함 게이트 절연막(140)과 접촉하고 있다. 이때, 드레인 전극(175)의 주변에는 게이트 절연막(140)이 남아 있어 화소 전극(191)은 접촉부에서 완만한 프로파일을 가진다.

<106> 여기에서는 화소 전극(191)의 재료의 예로 투명한 IZO를 들었으나, 투명한 도전성 폴리머(polymer) 등으로 형성할 수도 있으며, 반사형 액정 표시 장치의 경우 불투명한 도전 물질을 사용하여도 무방하다.

- <107> 도 13 내지 도 15에서는 게이트선(121) 및 데이터선(171) 각각의 끝 부분(125, 179)까지만 도면으로 나타내었으며, 게이트선 단락대, 데이터선 단락대 및 이들을 연결하는 단락대 연결부를 생략되었다.
- <108> 그러면, 도 13 내지 도 15의 구조를 가지는 액정 표시 장치용 박막 트랜지스터 표시판을 4매 마스크를 이용하여 제조하는 본 발명의 제2 실시예에 따른 제조 방법에 대하여 상세하게 도 13 내지 도 15와 도 16a 내지 도 25c를 참조하여 설명하기로 한다.
- <109> 도 16a는 본 발명의 제2 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 16b 및 16c는 각각 도 16a에서 XVIb-XVIb' 선 및 XVIc-XVIc' 선을 따라 잘라 도시한 단면도이며, 도 17a 및 17b는 각각 도 16a에서 XVIb-XVIb' 선 및 XVIc-XVIc' 선을 따라 잘라 도시한 단면도로서, 도 16b 및 도 16c 다음 단계에서의 단면도이고, 도 18a는 도 17a 및 17b 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 18b 및 18c는 각각 도 18a에서 XVIIIb-XVIIIb' 선 및 XVIIIc-XVIIIc' 선을 따라 잘라 도시한 단면도이며, 도 19a, 20a, 21a와 도 19b, 20b, 21b는 각각 도 18a에서 XVIIIb-XVIIIb' 선 및 XVIIIc-XVIIIc' 선을 따라 잘라 도시한 단면도로서 도 18b 및 18c 다음 단계들을 공정 순서에 따라 도시한 것이고, 도 22a는 도 21a 및 도 21b의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 22b 및 22c는 각각 도 22a에서 XXIIb-XXIIb' 선 및 XXIIc-XXIIc' 선을 따라 잘라 도시한 단면도이고, 도 23a, 24a, 25a와 도 23b, 24b, 25b는 각각 도 22a에서 XXIIb-XXIIb' 선 및 XXIIc-XXIIc' 선을 따라 잘라 도시한 단면도로서 도 22b 및 22c 다음 단계들을 공정 순서에 따라 도시한 것이다.
- <110> 먼저, 도 16a 내지 16c에 도시한 바와 같이, ITO 또는 IZO와 낮은 접촉 저항을 가지는 몰리브덴 또는 몰리브덴 합금 또는 크롬 등으로 이루어진 하부 도전막(201)과 낮은 비저항을



가지는 알루미늄 또는 알루미늄 합금 중, 2 at%의 Nd를 포함하는 Al-Nd 합금의 표적을 스퍼터링하여 적층한 상부 도전막(202)을 차례로 형성한 후, 사진 및 식각 공정으로 패터닝하여 복수의 게이트선(121), 복수의 유지 전극선(131) 및 복수의 게이트선(121)을 연결하는 게이트선 단락대(124, 도 2 참조)를 형성한다.

<111> 다음, 도 17a 및 17b에 도시한 바와 같이, 게이트 절연막(140), 반도체층(150), 도핑된 비정질 규소층(160)을 화학 기상 증착법을 이용하여 각각 약 1,500 Å 내지 약 5,000 Å, 약 500 Å 내지 약 2,000 Å, 약 300 Å 내지 약 600 Å의 두께로 연속 증착한다. 이어 도전체층(170)을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한 다음 그 위에 감광막(310)을 1 μm 내지 2 μm의 두께로 도포한다.

<112> 그 후, 광마스크를 통하여 감광막(310)에 빛을 조사한 후 현상하여, 도 18b 및 18c에 도시한 바와 같이, 두께가 서로 다른 제1 부분(312)과 제2부분(314)을 포함하는 감광막 패턴(312, 314)을 형성한다. 이때, 박막 트랜지스터의 채널 영역(C2)에 위치한 제2 부분(314)은 데이터 영역(A2)에 위치한 제1 부분(312)보다 두께가 작게 되도록 하며, 기타 영역(B2)의 감광막(310) 부분은 모두 제거하거나 매우 작은 두께를 가지도록 한다.

<113> 이어, 감광막 패턴(314) 및 그 하부의 막들, 즉 도전체층(170), 중간층(160) 및 반도체층(150)에 대한 식각을 진행한다. 이때, 데이터 배선부(A2)에는 데이터선 및 그 하부의 막들이 그대로 남아 있고, 채널부(C2)에는 반도체층만 남아 있어야 하며, 나머지 부분(B2)에는 위의 3개 층(170, 160, 150)이 모두 제거되어 게이트 절연막(140)이 드러나야 한다.

<114> 먼저, 도 19a 및 19b에 도시한 것처럼, 기타 부분(B2)의 노출되어 있는 도전체층(170)을 제거하여 그 하부의 중간층(160)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 도전체층(170)은 식각되고 감광막 패턴(312, 314)은 거의

식각되지 않는 조건 하에서 행하는 것이 좋다. 그러나, 건식 식각의 경우 도전체층(170)만을 식각하고 감광막 패턴(312, 314)은 식각되지 않는 조건을 찾기가 어려우므로 감광막 패턴(312, 314)도 함께 식각되는 조건 하에서 행할 수 있다. 이 경우에는 습식 식각의 경우보다 제2 부분(314)의 두께를 두껍게 하여 이 과정에서 제2 부분(314)이 제거되어 하부의 도전체층(170)이 드러나는 일이 생기지 않도록 한다.

<115> 도전체층(170)의 도전막 중 Mo 또는 MoW 합금, Al 또는 Al 합금, Ta 중 하나를 포함하는 도전막은 건식 식각이나 습식 식각 중 어느 것이라도 가능하다. 그러나 Cr은 건식 식각 방법으로는 잘 제거되지 않기 때문에 하부막(701)이 Cr이라면 습식 식각만을 이용하는 것이 좋다. 하부막(701)이 Cr인 습식 식각의 경우에는 식각액으로 $CeNH_3O_3$ 을 사용할 수 있고, 하부막(701)이 Mo나 MoW인 건식 식각의 경우의 식각 기체로는 CF_4 와 HCl 의 혼합 기체나 CF_4 와 O_2 의 혼합 기체를 사용할 수 있으며 후자의 경우 감광막에 대한 식각비도 거의 비슷하다.

<116> 이렇게 하면, 도 19a 및 도 19b에 나타낸 것처럼, 채널부(C2) 및 데이터 배선부(B2)의 도전체층, 즉 소스/드레인용 도전체 패턴(178)만이 남고 기타 부분(B2)의 도전체층(170)은 모두 제거되어 그 하부의 중간층(160)이 드러난다. 이때 남은 도전체 패턴(178)은 소스 및 드레인 전극(173, 175)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터선(171)의 형태와 동일하다. 또한 건식 식각을 사용한 경우 감광막 패턴(312, 314)도 어느 정도의 두께로 식각된다.

<117> 이어, 도 20a 및 20b에 도시한 바와 같이, 기타 부분(B2)의 노출된 중간층(160) 및 그 하부의 반도체층(150)을 감광막의 제2 부분(314)과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막 패턴(312, 314)과 중간층(160) 및 반도체층(150)(반도체층과 중간층은 식각 선택성이 거의 없음)이 동시에 식각되며 게이트 절연막(140)은 식각되지 않는 조건하에서

행하여야 하며, 특히 감광막 패턴(312, 314)과 반도체층(150)에 대한 식각비가 거의 실질적으로 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF_6 과 HCl 의 혼합 기체나, SF_6 과 O_2 의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다. 감광막 패턴(312, 314)과 반도체층(150)에 대한 식각비가 동일한 경우 제2 부분(314)의 두께는 반도체층(150)과 중간층(160)의 두께를 합한 것과 같거나 그보다 작아야 한다.

<118> 이렇게 하면, 도 20a 및 20b에 나타낸 바와 같이, 채널부(C2)의 제2 부분(314)이 제거되어 소스/드레인용 도전체 패턴(178)이 드러나고, 기타 부분(B2)의 중간층(160) 및 반도체층(150)이 제거되어 그 하부의 게이트 절연막(140)이 드러난다. 한편, 데이터 배선부(A2)의 제1 부분(312) 역시 식각되므로 두께가 얇아진다. 또한, 이 단계에서 선형의 반도체(152)가 완성된다. 도면 부호 168은 각각 소스/드레인용 도전체 패턴(178) 하부의 중간층 패턴을 가리킨다.

<119> 이어 애싱(ashing)을 통하여 채널부(C2)의 소스/드레인용 도전체 패턴(178) 표면에 남아 있는 감광막 찌꺼기를 제거한다.

<120> 다음, 도 21a 및 21b에 도시한 바와 같이 채널부(C2)의 소스/드레인용 도전체 패턴(178) 및 그 하부의 소스/드레인용 중간층 패턴(168)을 식각하여 제거한다. 이 때, 식각은 소스/드레인용 도전체 패턴(178)과 중간층 패턴(168) 모두에 대하여 건식 식각만으로 진행할 수도 있으며, 소스/드레인용 도전체 패턴(178)에 대해서는 습식 식각으로, 중간층 패턴(168)에 대해서는 건식 식각으로 행할 수도 있다. 전자의 경우 소스/드레인용 도전체 패턴(178)과 중간층 패턴(168)의 식각 선택비가 큰 조건하에서 식각을 행하는 것이 바람직하며, 이는 식각 선택비가 크지 않을 경우 식각 종점을 찾기가 어려워 채널부(C2)에 남는 반도체 패턴(152)의 두께를 조절하기가 쉽지 않기 때문이다. 예를 들면, SF

6과 O₂의 혼합 기체를 사용하여 소스/드레인용 도전체 패턴(178)을 식각하는 것을 들 수 있다. 습식 식각과 건식 식각을 번갈아 하는 후자의 경우에는 습식 식각되는 소스/드레인용 도전체 패턴(178)의 측면은 식각되지만, 건식 식각되는 중간층 패턴(168)은 거의 식각되지 않으므로 계단 모양으로 만들어진다. 중간층 패턴(168) 및 반도체 패턴(152)을 식각할 때 사용하는 식각 기체의 예로는 앞에서 언급한 CF₄와 HCl의 혼합 기체나 CF₄와 O₂의 혼합 기체를 들 수 있으며, CF₄와 O₂를 사용하면 균일한 두께로 반도체 패턴(152)을 남길 수 있다. 이때, 도 21b에 도시한 것처럼 반도체(152)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제2 부분(314)도 이때 어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(140)이 식각되지 않는 조건으로 행하여야 하며, 제2 부분(314)이 식각되어 그 하부의 데이터선(171) 및 드레인 전극(175)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다.

<121> 이렇게 하면, 도 18a, 21a 및 21b에서 보는 바와 같이, 데이터선(171)과 드레인 전극(175)이 분리되면서 데이터선(171) 및 드레인 전극(175)과 그 하부의 저항성 접촉체(163, 165)가 완성된다.

<122> 물론, 이때 다수의 데이터선(171)을 연결하는 데이터선 단락대(174)도 함께 형성한다.

<123> 마지막으로 데이터 배선부(A2)에 남아 있는 감광막 제1 부분(312)을 제거한다. 그러나, 제1 부분(312)의 제거는 채널부(C2) 소스/드레인용 도전체 패턴(178)을 제거한 후 그 밑의 중간층 패턴(168)을 제거하기 전에 이루어질 수도 있다.

<124> 앞에서 설명한 것처럼, 습식 식각과 건식 식각을 교대로 하거나 건식 식각만을 사용할 수 있다. 후자의 경우에는 한 종류의 식각만을 사용하므로 공정이 비교적 간편하지만, 알맞은 식각 조건을 찾기가 어렵다. 반면, 전자의 경우에는 식각 조건을 찾기가 비교적 쉬우나 공정이 후자에 비하여 번거로운 점이 있다.

<125> 이와 같이 하여 데이터선(171) 및 드레인 전극(175)을 형성한 후, 남은 감광막 패턴(312)을 제거하고, 질화 규소를 CVD 방법으로 증착하거나 낮은 유전율을 가지는 유기 절연막을 적층하여 보호막(180)을 형성한다. 이어, 그 상부에 감광막(410)을 스핀 코팅 방법으로 도포한 후, 마스크를 통하여 감광막(410)에 빛을 조사한 후 현상하여 도 22b 및 도 22c에서 보는 바와 같이 감광막 패턴(412, 414)을 형성한다. 이때, 감광막 패턴(412, 414) 중에서 제2 영역(C3), 즉 드레인 전극(175) 및 데이터선(171)의 끝 부분(179) 상부에 위치한 제2 부분(414)은 게이트선(121)의 끝 부분(125)에 대응하는 제3 영역(B3)을 제외한 제1 영역(A3)에 위치한 제1 부분(412)보다 얇은 두께를 가지며, 제3 영역(B3)의 감광막은 모두 제거한다. 여기서, 제2 영역(C3)에 남아 있는 감광막(414)은 보호막(180)보다 같거나 얇은 두께로 남기는 것이 바람직하다.

<126> 이때, 감광막 패턴(412, 414)을 식각 마스크로 하여 그 하부의 막인 보호막(180) 및 게이트 절연막(140)에 대한 식각을 진행할 때, 제3 영역(B3)에서는 게이트 절연막(140)과 보호막(180)이 제거되어야 하고, 제2 영역(C3)에서는 적어도 게이트 절연막(140)이 남아 있어야 한다.

<127> 우선, 도 23a 및 도 23b에서 보는 바와 같이 감광막 패턴(412, 414)을 마스크로 하여 보호막(180) 또는 게이트 절연막(140)을 식각하는데, 이때, 제3 영역(B3)에서는 보호막(180)이 완전히 제거되어야 하며, 제2 영역(C3)에서는 감광막의 일부가 잔류할 수도 있다. 이때, 제3 영역(B3)에서 남은 게이트 절연막(140)의 두께는 보호막(180)보다 얇은 것이 바람직하며, 이는 앞에서 설명한 바와 같이 드레인 전극(175) 및 데이터선(171)의 끝 부분(179) 하부에서 언더컷이 발생하지 않도록 하기 위함이다. 도면에서 보는 바와 같이 제3 영역(B3)에서는 게이트 절연막(140) 일부가 식각될 수 있다. 이어, 애싱 공정을 통하여 제2 영역(C3)에서 잔류하는

감광막의 제2 부분(414)을 완전히 제거하여 제2 영역(C3)에서 드레인 전극(175) 및 데이터선(171)의 끝 부분(179) 상부에 위치하는 보호막(180)을 드러낸다.

<128> 이어, 도 24a 및 도 24b에서 보는 바와 같이, 남은 감광막의 제1 부분(412)을 식각 마스크로 사용하여 드러난 제2 영역(C3)에서 보호막(180)을 제거하여 드레인 전극(175) 및 데이터선(171)의 끝 부분(179)을 드러내는 접촉 구멍(185, 189)을 완성한다. 이때, 식각은 건식 식각으로 사용하며, 게이트 절연막(140)과 보호막(180)에 대하여 실질적으로 동일한 식각비를 가지는 식각 조건으로 실시한다. 이렇게 하면, 제3 영역(B3)에서 게이트선의 끝 부분(125) 상부의 게이트 절연막(140)은 제2 영역(C3)의 보호막(180)보다 얇은 두께를 가지고 있기 때문에, 제3 영역(B3)에서는 게이트 절연막(140)이 완전히 제거하여 접촉 구멍(182)을 통하여 게이트선의 끝 부분(125)을 드러내더라도, 제2 영역(C3)에서 게이트 절연막(140)을 남길 수 있다.

<129> 이어, 감광막을 제거한 다음, 도 25a 및 도 25b에서 보는 바와 같이, 접촉 구멍(182, 185, 189)을 통하여 드러난 알루미늄 합금의 상부막(202, 702)을 제거한다. 이는 드레인 전극(175) 또는 게이트선(121) 및 데이터선(171) 각각의 끝 부분(125, 179)의 하부막(201, 701)을 드러낸다.

<130> 마지막으로, 도 13 내지 도 15에 도시한 바와 같이, 제1 실시예와 같은 방법으로 1500 Å 내지 500 Å 두께의 IZO층을 스퍼터링 방법으로 증착하고 마스크를 사용하는 사진 식각 공정으로 패터닝하여 드레인 전극(175)과 연결된 화소 전극(191), 게이트선(121)의 끝 부분(125)과 연결된 게이트 접촉 보조 부재(192)

및 데이터선(171)의 끝 부분(179)과 연결된 데이터 접촉 보조 부재(199)를 형성한다. IZO를 패터닝하기 위한 식각액은 크롬(Cr)의 금속막을 식각하는데 사용하는 크롬 식각액을 사용하는 데, 이는 알루미늄을 부식시키지 않아 데이터선 또는 게이트선이 부식되는 것을 방지할 수 있으며, 식각액으로 $(\text{HNO}_3/(\text{NH}_4)_2\text{Ce}(\text{NO}_3)_6/\text{H}_2\text{O})$ 등을 들 수 있다.

- <131> 이러한 본 발명의 제2 실시예에서는 제1 실시예에 따른 효과뿐만 아니라 데이터선(171)과 그 하부의 저항성 접촉체(163, 165) 및 반도체(152)를 하나의 마스크를 이용하여 형성하고 이 과정에서 데이터선(171)과 드레인 전극(175)이 분리하여 제조 공정을 단순화할 수 있다.
- <132> 한편, 본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서는 반도체 패턴과 데이터선을 하나의 감광막 패턴으로 패터닝하여 제조 비용을 최소화하였으나, 반도체 패턴과 보호막을 동일한 감광막 패턴으로 패터닝하여 제조 비용을 최소화할 수도 있으며, 이에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.
- <133> 먼저, 도 26 내지 도 27을 참고로 하여 본 발명의 제3 실시예에 따른 4매 마스크를 이용하여 제조된 박막 트랜지스터 표시판의 단위 화소 구조에 대하여 상세히 설명한다.
- <134> 도 26은 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 27은 각각 도 26에 도시한 박막 트랜지스터 표시판을 XXVII-XXVII' 선을 따라 잘라 도시한 단면도이다.
- <135> 도 26 및 도 27에서 보는 바와 같이, 제3 실시예에 따른 제조 방법에 의해 제조된 박막 트랜지스터 표시판에는 절연 기판(110) 상부에 도 3 및 도 4에서와 같이 이중막(201, 202)으로 이루어진 게이트선(121)이 형성되어 있고, 그 상부에는 게이트선(121)을 덮는 게이트 절연막(140)이 형성되어 있다.

- <136> 또한, 복수의 선형 반도체(152)와 섬형 반도체(157)가 구비되어 있다. 이때, 섬형 반도체(157)와 저항성 접촉체(167)는 유지 축전기용 도전체 패턴(177)의 하부에 위치한다.
- <137> 이때에도, 저항성 접촉체(163, 165)와 채널부를 제외한 선형 반도체(152)는 데이터선(171) 및 드레인 전극(175)과 동일한 구조를 가진다.
- <138> 여기서, 반도체(152)는 주변부(도 2 참조)로도 연장되어 주변부 전체에 걸쳐 형성되어 있으나, 서로 이웃하는 게이트선(121) 및 데이터선(171)의 상부 및 하부에 위치하는 부분들은 서로 물리적 전기적으로 분리되어 있다.
- <139> 데이터선(171) 및 드레인 전극(175)을 덮는 보호막(180)은 게이트 절연막(140) 및 반도체(152)와 함께 게이트선의 끝 부분(125)을 드러내는 접촉 구멍(182)을 게이트선(121) 중에서 데이터선(171)과 중복되는 부분을 제외한 나머지 부분은 덮고 있지 않다. 데이터선(171)을 덮는 보호막(180)은 반도체(152)와 거의 동일한 모양을 가진다. 즉, 데이터선의 끝 부분(171)과 드레인 전극(175)의 상부를 제외한 보호막(180)은 반도체(152)와 같이 데이터선(171) 및 드레인 전극(175) 모양을 따라 형성되어 있다.
- <140> 하지만, 보호막(180)은 유지 축전기용 도전체 패턴(177)을 덮지 않고 있다.
- <141> 또한, 화소 전극(191)은 보호막(180)으로부터 드러난 드레인 전극(175)과 유지 축전기용 도전체 패턴(177)을 덮고 있으며, 게이트선(121) 및 데이터선(171)으로 둘러싸인 영역의 게이트 절연막(140) 위에 형성되어 있다.
- <142> 그러면, 본 발명의 실시예에 따른 액정 표시 장치용 기판의 제조 방법에 대하여 도 28a 내지 도 32와 앞서의 도 26 내지 도 27을 참고로 하여 상세히 설명한다.

<143> 도 28a, 29a, 및 30a는 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판을 제조하는 중간 과정을 그 공정 순서에 따라 도시한 박막 트랜지스터 표시판의 배치도이고, 도 28b는 도 28a에서 XXVIIIb-XXVIIIb' 선을 따라 절단한 단면도이고, 도 29b는 도 29a에서 XXIXb-XXIXb' 선을 따라 잘라 도시한 도면으로서 도 28b의 다음 단계를 도시한 단면도이고, 도 30b는 도 30a에서 XXXb-XXXb' 선을 따라 잘라 도시한 도면으로서 도 29b의 다음 단계를 도시한 단면도이고, 도 31은 도 30a에서 XXXb-XXXb' 선을 따라 잘라 도시한 도면으로서 도 30b의 다음 단계를 도시한 단면도이고, 도 32는 도 30a에서 XXXb-XXXb' 선을 따라 잘라 도시한 도면으로서 도 31의 다음 단계를 도시한 단면도이다.

<144> 먼저, 도 28a 및 28b에 도시한 바와 같이, 금속 따위의 도전체층을 스퍼터링 따위의 방법으로 1,000 Å 내지 3,000 Å의 두께로 증착하고 첫째 마스크를 이용하여 건식 또는 습식 식각하여, 기판(110) 위에 게이트선(121)을 형성한다.

<145> 다음, 도 29a 및 29b에 도시한 바와 같이, 게이트 절연막(140), 반도체층(150), 중간층(160)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 1,500 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 이어 금속 따위의 도전체층을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한다. 이어, 제2 마스크를 사용하여 도전체층 및 그 아래의 중간층을 패터닝하여 데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체 패턴(177)과 이들 하부의 그 하부의 저항성 접촉체(163, 165, 167)를 형성한다.

<146> 도 30a 및 도 30b에 도시한 바와 같이 질화 규소를 CVD 방법으로 증착하거나 유기 절연 물질을 스핀 코팅하여 3,000 Å 이상의 두께를 가지는 보호막(180)을 형성한 후 제3 마스크를 사용하여 보호막(180)과 반도체층(150) 및 게이트 절연막(140)을 패터닝하여 접촉 구멍(182, 189)을 포함하는 이들의 패턴을 형성한다. 이때, 주변부(도 2 참조)에서는 게이트선 끝 부분

(125) 위의 보호막(180), 반도체층(150) 및 게이트 절연막(140)을 제거하지만, 화면 표시부(도 2 참조)에서는 보호막(180)과 반도체층(150)만을 제거하여 필요한 부분에만 박막 트랜지스터의 채널이 형성되도록 반도체를 남겨야 한다. 이를 위하여 부분에 따라 두께가 다른 감광막 패턴(512, 514)을 형성하고 이를 식각 마스크로 하여 하부의 막들을 식각하는데, 이때에는 화면 표시부에서 대부분 반도체층을 제거해야 하기 때문에 제1 및 제2 실시예와 다르게 게이트선(121) 및 데이터선(171)으로 둘러싸인 대부분의 상부에도 중간 두께를 가지는 제2 부분(514)으로 감광막을 남긴다. 또한, 서로 이웃하는 게이트선(121) 및 데이터선(171)의 상부 및 하부에 위치하는 반도체를 서로 분리시키기 위해 주변부에서 게이트선 및 데이터선 각각의 끝 부분(125, 179) 둘레의 상부에도 중간 두께를 가지는 제2 부분(514)으로 감광막을 남긴다.

<147> 이때, 화면 표시부와 주변부를 제외한 나머지 부분에서도 중간 두께를 감광막 패턴을 형성하여 반도체층을 제거해야 하는데, 나머지 부분에 대응하는 영역에 위치하는 마스크의 슬릿 패턴은 화면 표시부와 주변부에 대응하는 영역에 위치하는 마스크의 슬릿 패턴과 다른 폭 및 간격으로 설계한다.

<148> 이어, 건식 식각 방법으로 감광막 패턴(512, 514) 및 그 하부의 막들, 즉 보호막(180), 반도체층(150) 및 게이트 절연막(140)에 대한 식각을 진행한다.

<149> 이때, 앞서 언급한 것처럼, 감광막 패턴 중 제1 영역(A4)에 위치하는 제1 부분(512)은 완전히 제거되지 않고 남아 있어야 하고, 제3 영역(B4)에 위치하는 보호막(180), 반도체층(150) 및 게이트 절연막(140)이 제거되어야 하고, 제2 영역(C4) 하부에 위치하는 제2 영역(514)에서는 보호막(70)과 반도체층(40)만을 제거하고 게이트 절연막(30)은 제거되지 않아야 한다.

- <150> 우선, 도 31에 도시한 것처럼, 감광막이 없는 제3 영역(B4)영역에서 보호막(180)층과 제2 영역(C4)에서는 얇은 두께의 감광막(514)을 제거하고, 드러난 반도체층(150)을 제거한다. 이때 감광막 패턴의 제1 부분(512)도 어느 정도 두께까지 식각된다.
- <151> 이때, 건식 식각 조건에서 감광막의 소모량을 조절하여 화면 표시부에서는 보호막(180)이 드러나지 않도록 한다. 여기서, 게이트의 끝 부분(125) 상부에는 도 31에서 보는 바와 같이 게이트 절연막(140)을 남길 수 있으며, 완전히 제거할 수도 있다. 여기서, 건식 식각 기체는 $\text{SF}_6 + \text{N}_2$ 또는 $\text{SF}_6 + \text{HCl}$ 등을 사용한다.
- <152> 다음 애싱 공정을 실시하여 감광막의 제2 부분(514, 도 30b 참조)을 완전히 제거한다. 이때, 감광막이 불균일한 두께로 남아 감광막이 잔류할 수도 있으므로 애싱 공정을 충분히 진행하여 제2 부분의 감광막을 완전히 제거하도록 한다. 여기서, 애싱 공정에서 감광막을 제거하는 기체로는 $\text{N}_6 + \text{O}_2$ 또는 $\text{Ar} + \text{O}_2$ 등을 사용하는 것이 바람직하다.
- <153> 이어, 도 32에서 보는 바와 같이, 반도체층(150)과 보호막(180)에 대한 식각 선택비가 우수한 조건을 선택하여 감광막 패턴(512)을 마스크로 드러난 보호막(180) 및 게이트 절연막(14)을 제거하여 유지 축전기가 형성되는 부분 및 게이트선 및 데이터선으로 둘러싸인 부분에서 반도체층(150)을 드러내는 동시에 드레인 전극(175) 및 게이트선의 끝 부분(125)을 드러낸다.
- <154> 다음, 비정질 규소층만을 식각하는 조건을 선택하여 노출된 반도체층(150)을 식각하여 반도체(152, 157)를 완성한다. 이때 비정질 규소층을 식각하는 기체로는 $\text{Cl}_2 + \text{O}_2$ 또는 $\text{SF}_6 + \text{HCl} + \text{O}_2 + \text{Ar}$ 등을 사용하는 것이 바람직하다. 이때, 주변부(도 2 참조)에서도 다수의 게이트선

(121) 및 데이터선(171) 상부 또는 하부의 반도체(152)를 분리하기 위해 트렌치(T)도 완성한다

<155> 마지막으로, 남아 있는 제1 부분(514) 감광막 패턴을 제거한 다음, 알루미늄 전면 식각을 실시하여 드러난 게이트선(121), 데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체 패턴(177)에서 상부막(202, 702)을 제거하고, 도 26 및 도 27에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 ITO 또는 IZO층을 증착하고 제4 마스크를 사용하여 식각하여 화소 전극(191), 게이트 보조 부재(192) 및 데이터 보조 부재(199)를 형성한다.

<156> 이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

【발명의 효과】

<157> 이와 같이, 본 발명에 따르면 접촉부 또는 패드부에서 배선의 경계를 드러낼 때 신호선 하부에서 언더 컷이 발생하는 것으로 방지하거나 제조 비용 최소화하기 위해 직선 모양을 가지며 0.8-2 μ m 범위의 슬릿 패턴을 가지는 마스크를 이용하여 중간 두께를 가지는 감광막 패턴을 형성함으로써 마스크는 제조하기가 용이해야 하며, 균일한 재현성으로 감광막 패턴을 형성할 수 있으며, 마스크의 제조 비용을 최소화할 수 있다.

<158> 또한, 마스크의 슬릿 패턴에 요철 구조를 추가함으로써, 신호선의 경계선과 슬릿 패턴을 중첩되도록 정렬하여 감광막을 노광함으로써 감광막 패턴 중에서 중간 두께를 가지는 부분을 균일한 두께로 형성할 수 있다.

1020030006588

출력 일자: 2004/1/17

【특허청구범위】**【청구항 1】**

빛의 투과율을 조절하기 위해 다수의 슬릿 패턴을 가지는 마스크에 있어서,

상기 슬릿 패턴은 직선 모양을 가지며, 상기 슬릿 패턴의 폭 및 간격은 0.8-2.0 μm 범위에 있는 마스크,

【청구항 2】

제1항에서,

상기 슬릿 패턴은 오목한 요철 구조를 가지는 마스크.

【청구항 3】

제1항에서,

상기 마스크는 다수의 배선이 교차하는 화면 표시부와 상기 배선의 끝 부분이 위치하는 주변부를 가지는 박막 트랜지스터 표시판을 제조하기 위해 사용되며,

상기 화면 표시부에 대응하는 제1 영역에 위치하는 상기 슬릿 패턴과 상기 주변부에 대응하는 제2 영역에 위치하는 슬릿 패턴은 서로 다른 폭 및 간격을 가지는 마스크.

【청구항 4】

제1항에서,

상기 마스크는 화상이 표시되는 화면 표시부와 상기 화면 표시부 둘레에 위치하는 주변부를 가지는 박막 트랜지스터 표시판을 제조하기 위해 사용되며,

상기 화면 표시부 및 상기 주변부에 대응하는 제1 영역에 위치하는 상기 슬릿 패턴과 상기 화면 표시부 및 상기 주변부를 제외한 나머지 부분에 대응하는 제2 영역에 위치하는 슬릿 패턴은 서로 다른 폭 및 간격을 가지는 마스크.

【청구항 5】

절연 기판 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계,

게이트 절연막을 형성하는 단계,

반도체를 형성하는 단계,

상기 게이트선과 교차하며 소스 전극을 포함하는 데이터선 및 상기 게이트 전극에 대하여 상기 소스 전극의 맞은 편에 위치하는 드레인 전극을 형성하는 단계,

상기 드레인 전극 및 상기 드레인 전극의 경계선에 인접한 상기 게이트 절연막을 드러내는 접촉 구멍을 가지는 보호막을 형성하는 단계,

상기 보호막 상부에 상기 접촉 구멍을 통하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계

를 포함하며,

상기 반도체 또는 상기 보호막은 직선 모양을 가지며 0.8-2.0 μm 범위의 폭 및 간격을 가지는 다수의 슬릿 패턴이 형성되어 있는 마스크를 이용한 사진 식각 공정으로 패터닝하는 박막 트랜지스터 표시판의 제조 방법.

【청구항 6】

제5항에서,

상기 마스크는 빛이 투과될 수 없는 제1 영역, 상기 슬릿 패턴들이 위치하며 빛이 일부만 투과될 수 있는 제2 영역, 빛이 완전히 투과될 수 있는 제3 영역을 포함하는 박막 트랜지스터 표시판의 제조 방법.

【청구항 7】

제6항에서,

상기 사진 식각 공정에서 상기 반도체 또는 상기 보호막을 패터닝하기 위해 상기 마스크를 이용하여 노광 및 현상한 감광막 패턴은 양성이며, 상기 감광막 패턴은 적어도 상기 데이터선 및 상기 드레인 전극 일부에 대응하는 제1 부분, 적어도 상기 드레인 전극의 나머지 일부에 대응하며 상기 제1 부분보다 작은 두께를 가지는 제2 부분, 상기 게이트선의 끝 부분에 대응하며 제2 부분보다 작은 두께를 가지는 제3 부분을 포함하는 박막 트랜지스터 표시판의 제조 방법.

【청구항 8】

제7항에서,

상기 감광막 패턴은 상기 데이터선의 끝 부분에 대응하며 상기 제1 부분보다 작은 두께를 가지는 제4 부분을 더 포함하는 박막 트랜지스터 표시판의 제조 방법.

【청구항 9】

제8항에서,

상기 감광막 패턴을 식각 마스크로 상기 보호막 또는 상기 게이트 절연막을 식각하여 상기 제2 및 제4 부분 아래의 상기 보호막과 상기 제3 부분 아래의 상기 게이트 절연막을 드러내는 단계,

상기 제1 부분을 식각 마스크로 하여 드러난 상기 보호막과 상기 게이트 절연막을 제거하여 상기 접촉 구멍을 형성하면서 상기 데이터선의 끝 부분 및 상기 게이트선의 끝 부분을 드러내는 단계

를 더 포함하는 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법.

【청구항 10】

제9항에서,

상기 절연 기판은 상기 게이트선과 상기 데이터선이 교차하는 화면 표시부와 상기 게이트선의 끝 부분과 상기 데이터선의 끝 부분이 배치되어 있는 주변부를 포함하며,

상기 마스크에는 상기 제2 부분에 대응하는 영역에 배치되어 있는 슬릿 패턴과 상기 제4 부분에 대응하는 영역에 배치되어 있는 슬릿 패턴이 서로 다른 간격 및 폭으로 형성되어 있는 박막 트랜지스터 표시판의 제조 방법.

【청구항 11】

제8항에서,

상기 반도체 및 상기 보호막 형성 단계는,

상기 게이트 절연막 상부에 반도체층을 적층하는 단계,

상기 반도체층 상부에 상기 데이터선 및 상기 드레인 전극을 형성하는 단계,

상기 데이터선 및 상기 드레인 전극을 덮는 절연막을 적층하는 단계,

상기 절연막 상부에 상기 감광막 패턴을 형성하는 단계,

상기 감광막 패턴을 식각 마스크로 상기 반도체층과 상기 절연막을 식각하여 상기 제3 부분 아래의 상기 게이트 절연막과 상기 제2 및 제4 부분 아래의 상기 절연막을 드러내는 단계

상기 제1 부분을 식각 마스크로 상기 절연막을 식각하여 상기 게이트선의 끝 부분을 드러내고 상기 드레인 전극 및 상기 데이터선의 끝 부분을 드러내는 상기 보호막을 완성하는 단계,

드러난 상기 반도체층을 제거하여 상기 반도체를 완성하는 단계

를 포함하는 박막 트랜지스터 표시판의 제조 방법.

【청구항 12】

제11항에서,

상기 반도체를 완성하는 단계에서,

서로 이웃하는 상기 데이터선 및 상기 게이트선의 상부 또는 하부에 위치하는 상기 반도체는 서로 분리하는 박막 트랜지스터 표시판의 제조 방법.

【청구항 13】

제11항에서,

상기 절연 기판은 상기 게이트선과 상기 데이터선이 교차하는 화면 표시부와 상기 게이트선의 끝 부분과 상기 데이터선의 끝 부분이 배치되어 있는 주변부를 포함하며,

상기 마스크에는 상기 화면 표시부와 상기 주변부에 대응하는 영역에 배치되어 있는 슬릿 패턴과 상기 화면 표시부와 상기 주변부를 제외한 나머지 부분에 대응하는 영역에 슬릿 패턴은 서로 다른 간격 및 폭으로 형성되어 있는 박막 트랜지스터 표시판의 제조 방법.

【청구항 14】

제5항에서,

상기 게이트선 또는 상기 데이터선은 크롬 또는 몰리브덴 또는 몰리브덴 합금의 하부 도전막과 알루미늄 또는 알루미늄 합금의 상부 도전막으로 형성하는 박막 트랜지스터 표시판의 제조 방법.

【청구항 15】

제14항에서,

상기 화소 전극 형성 단계 전에 상기 상부 도전막을 제거하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.

【청구항 16】

제5항에서,

상기 사진 식각 공정에서 상기 슬릿 패턴 중 적어도 하나는 상기 드레인 전극의 경계선과 중첩되도록 정렬하는 박막 트랜지스터 표시판의 제조 방법.

【청구항 17】

제5항에서,

상기 사진 식각 공정에서 상기 슬릿 패턴 중 둘 이상은 상기 드레인 전극의 경계선 밖에 위치하도록 정렬하는 박막 트랜지스터 표시판의 제조 방법.


【청구항 18】

제5항에서,


상기 사진 식각 공정에서 상기 드레인 전극의 경계선과 중첩되는 상기 슬릿 패턴 중 적어도 하나는 오목한 요철 구조를 가지는 박막 트랜지스터 표시판의 제조 방법.

【도면】


【도 1】




【도 2】




【도 3】




【도 4】




【도 5a】




【도 5b】




【도 6a】




【도 6b】




【도 7a】




【도 7b】




【도 8】




【도 9a】




【도 9b】




【도 10】




【도 11】




【도 12】




【도 13】




【도 14】




【도 15】




【도 16a】




【도 16b】




【도 16c】




【도 17a】




【도 17b】




【도 18a】.




【도 18b】




【도 18c】




【도 19a】




【도 19b】




【도 20a】




【도 20b】




【도 21a】




【도 21b】




【도 22a】




【도 22b】




【도 22c】




【도 23a】




【도 23b】




【도 24a】




【도 24b】




【도 25a】




【도 25b】




【도 26】




【도 27】




【도 28a】




【도 28b】




【도 29a】




【도 29b】



【도 30a】



【도 30b】



[illegible][illegible]